Description

Ce cours présente les mécanismes mis en œuvre dans les système informatiques et plus particulièrement dans les processeurs. Les différents mécanismes qui ont permis de maintenir l’augmentation des performances des processeurs depuis cinq décennies y sont présentés. La connaissance de ces différents types d’architectures permet d’éclairer le choix d’un système informatique en fonction du cahier des charges du système a réaliser.

Compétences requises

Connaissance de fonctions de base de l’électronique numérique (fonctions et opérateurs logiques, unités arithmétiques et logiques, système binaire et hexadécimal)

Compétences visées

• Identifier les différents blocs fonctionnel d’un processeurs

• Décrire le fonctionnement d’un pipeline dans un processeurs

• Caractériser l’efficacité d’une hiérarchie mémoire ou mémoire cache

• Caractériser les différents type de parallélisme dans un système informatique

• Décrire les problématique liées à la gestion des ressources dans le parallélisme

• Caractériser un réseaux de communication pour les parallélisme

• Différentier un système dédié d’un système programmable

Modalités d'organisation et de suivi

L’enseignement est exclusivement dispensé sous forme de cours magistraux présentant les différentes fonctions et mécanismes mis en œuvre dans les machines informatiques appuyés par des exemples d’applications. L’ensemble des supports de cours, TD et TP sont disponibles sur l’espace Moodle dédié.

Disciplines

• Génie électrique, électronique, photonique et systèmes

Informations complémentaires

• Introduction : histoire de l’ordinateur

• Machines dédiées et programmables

• Automate à états finis, hiérarchisation, notion de langage associé à un niveau de la hiérarchie, modèle Von Neumann

• Le concept RISC

• Pipeline des processeurs

• Hiérarchie mémoire, mémoire cache

• Parallélisme et processeurs superscalaires

• Réseaux de communication pour systèmes multiprocesseurs

• Systèmes multiprocesseurs,

Bibliographie

• Structured computer organization, 4 eme édition – A.S.Tanenbaum - Prentice Hall

• Architecture des ordinateurs : une approche quantitative, version française J.L.Hennessy et D.A.Patterson Prentice Hall

Contacts

Responsable(s) de l'enseignement

• Hervé Berviller

MCC

Les épreuves indiquées respectent et appliquent le règlement de votre formation, disponible dans l'onglet Documents de la description de la formation.

Régime d'évaluation

CT (Contrôle terminal, mêlé de contrôle continu)

Coefficient

1.0

Évaluation initiale / Session principale - Épreuves